Si5391 เป็นเครื่องกำเนิดไฟฟ้านาฬิกา 'ความถี่ใด ๆ ' พร้อมด้วยเอาท์พุท 12 ชิ้นและเฟสเอฟเฟ็กต์ sub-100fs RMS

รุ่นที่ได้รับการปรับเทียบความแม่นยำ ('P-grade') จะทำให้เกิดความเฟ้ย 69 เฟส RMS และสามารถสร้างความถี่หลักที่จำเป็นในการออกแบบ serdes ของ 56Gbit / s บริษัท อธิบายว่าเป็นความต้องการที่แท้จริงของ sub-100 fs clock-tree-on-a-chip ซึ่งมีความต้องการในการกระวนกระวายใจของนาฬิกาอ้างอิง 56G PAM-4 ที่มีอัตรากำไร

Si5395 / 4/2 เป็นตัวลดทอนสัญญาณรบกวนสำหรับโครงสร้างพื้นฐานอินเทอร์เน็ตที่สามารถสร้างการรวมกันของความถี่เอาท์พุทจากความถี่ขาเข้าใด ๆ ในขณะที่ส่ง 90fs RMS เฟส jitter อีกครั้งอุปกรณ์ P-grade ให้ความกระวนกระวายใจแบบ 69fs RMS โดยทั่วไป

ตระกูล VCXO และ XO ของ Si56x 'Ultra Series' สามารถปรับแต่งได้ทุกความถี่ถึง 3GHz โดยรองรับช่วงความถี่ในการทำงานของผลิตภัณฑ์ Silicon Labs VCXO ก่อนหน้านี้ได้ครึ่งหนึ่งด้วยความกระวนกระวายใจ

พวกเขามาในตัวเลือกเดี่ยว, คู่, รูปสี่เหลี่ยมและ I2C ในรุ่น 5 x 7 มม. และ 3.2 x 5 มม. การใช้บรรจุภัณฑ์มาตรฐานหมายความว่าพวกเขาจะปล่อยซ็อกเก็ตบางอย่างที่ครอบครองโดย XO, VCXOs และ VCSOs ก่อนหน้านี้ ความกระวนกระวายใจของเฟสโดยทั่วไปอยู่ที่ 90fs

ตระกูล Si54x Ultra Series XO เหมาะสำหรับแอพพลิเคชันที่ต้องการเสถียรภาพที่เข้มงวดมากขึ้นและรับประกันความน่าเชื่อถือในระยะยาวเช่นเครือข่ายการขนส่งออพติคอล (OTN) อุปกรณ์บรอดแบนด์ศูนย์ข้อมูลและระบบอุตสาหกรรม

มีจุดประสงค์เพื่อสร้าง PAM-4 56Gbit / s (การมอดูเลตแบบพัลส์แอมปลิจูดสี่ระดับ) เพื่อเพิ่มอัตราบิตต่อแชแนล ความกระวนกระวายใจโดยทั่วไปของเฟสต่ำถึง 80 fs