เครื่องมือนี้สร้างขึ้นจากเทคโนโลยี ATopTech ซึ่งเป็นเรื่องของคดีที่ Synopsys นำมา หลังจากนั้นเครื่องมือก็ถูกสร้างขึ้นมาใหม่คำสั่งที่เหมือนกับคำสั่ง Synopsys ก็มีการเปลี่ยนแปลงลิลลี่เฉิงผู้จัดการฝ่ายวิศวกรรมการใช้งานอวตารกล่าว

โดย Caroline Hayes ที่ DAC

Aprisa มีตำแหน่งการสังเคราะห์นาฬิกาต้นไม้การเพิ่มประสิทธิภาพและเครื่องมือการวิเคราะห์แบบฝังตัวสำหรับการออกแบบ IC สนับสนุนอินพุตและเอาต์พุตข้อมูลมาตรฐาน ได้แก่ Verilog, SDC, LEF / DEF, Liberty และ GDSII เทคโนโลยีที่ได้รับการจดสิทธิบัตรได้รับการพัฒนาขึ้นโดยเฉพาะเพื่อจัดการกับความท้าทายด้านการออกแบบที่ตั้งแต่ 28nm ขึ้นไปโดยใช้สถานที่และเครื่องมือเส้นทางที่ได้รับการรับรองโดยโรงงานหล่อโลหะกึ่งตัวนำสำหรับการออกแบบที่โหนดกระบวนการขนาด 28nm, 20nm, 16nm, 14nm, 10nm และ 7nm

เครื่องมือจัดตำแหน่งจะเลือกใช้สถานการณ์ที่มีประสิทธิภาพสำหรับการเพิ่มประสิทธิภาพอย่างอัตโนมัติและมีประสิทธิภาพรวมถึงสถานการณ์การลงชื่อเข้าใช้ทั้งหมดในระหว่างการใช้งานทางกายภาพเพื่อลดจำนวนการออกแบบซ้ำ ๆ

นอกจากนี้ยังสนับสนุนกฎ EM ทั้งหมดของโหนดกระบวนการขั้นสูงที่มีการตรวจสอบและแก้ไขอีเทอร์เน็ตในระหว่างการกำหนดเส้นทาง
เครื่องมือการวิเคราะห์ภายในมีความสัมพันธ์กับเครื่องมือปิดสัญญาณที่ได้รับการอนุมัติจากโรงหล่อเพื่อการปิดการออกแบบที่สามารถคาดการณ์ได้ Cheng อธิบาย

คุณลักษณะอื่น ๆ อยู่ใกล้กับการวิเคราะห์เวลาการลงชื่อเข้าใช้ ตัวจับเวลาแบบฝังตัวมีความสัมพันธ์กับเครื่องมือวัดเวลาในการลงชื่อเข้าใช้และสนับสนุนวิธีการเปลี่ยนแปลงรูปแบบต่างๆบนชิป ได้แก่ AOCV, SBOCV, SOCV และ LVF นอกจากนี้ยังสนับสนุนการวิเคราะห์และการเพิ่มประสิทธิภาพของการวิเคราะห์ตามเส้นทางและเชิงกราฟโดยใช้แผนภูมิและการวิเคราะห์สัญญาณรบกวน คุณลักษณะการกำหนดเวลาทั้งหมดจะเปิดใช้งานในระหว่างการเพิ่มประสิทธิภาพซึ่งอ้างว่าเป็นการเพิ่มความเร็วในการลู่เข้า

การกำหนดเส้นทาง DPT ของ Color-Aware เป็นเทคโนโลยีการกำหนดเส้นทางที่ได้รับการจดสิทธิบัตรของ บริษัท ซึ่งใช้วิธีการที่ถูกต้องในการก่อสร้างเพื่อไม่ให้เกิดการละเมิดเทคโนโลยีแบบ double pattern ในระหว่างการลงชื่อเข้าใช้ DRC

ทั้ง UPF และ CPF ได้รับการสนับสนุนสำหรับการเพิ่มประสิทธิภาพโดยใช้พลังงานต่ำโดยมีการเพิ่มประสิทธิภาพการรั่วไหลและการเพิ่มประสิทธิภาพของไดนามิก

Apogee แบ่งปันกลไกการวิเคราะห์และฐานข้อมูลของ Aprisa เพื่อให้มีความสัมพันธ์ระหว่างระยะเวลา bock และระดับบนสุด ให้การออกแบบชิพที่ซับซ้อนและมีการใช้พลังงานต่ำและมีขนาดตายตัว ระบบแบบมัลติเธรดและแบบกระจายได้รับการออกแบบมาเพื่อการคำนวณที่มีประสิทธิภาพสูง